江苏省江阴市-超高密度互联三维多芯片集成封装项目可行性研究报告
思瀚产业研究院    2025-11-17

3D Package 是适用于三维多芯片异质集成的新型扇出型封装技术，其综合运用多种规格的重布线、凸块、高铜柱等水平和垂直方向的互联工艺，可以实现多层芯片的三维堆叠整合，缩短了信号传输路径，减少了信号延迟并降低了信号噪声，具备更优良的热传导性，同时大幅减小了封装结构的体积。

3D Package 适用于高端智能手机应用处理器、智能手表应用处理器、5G 毫米波天线等芯片，广泛应用于高端消费电子、5G 毫米波通信等领域。公司已开发出多个自有知识产权的 3D Package 技术平台，包括 SmartPoser®-POP和 SmartPoser®-AiP 等，分别适用于高端消费电子和 5G 毫米波通信领域。

1、项目基本情况

本项目计划在公司现有厂区内新增生产厂房、研发车间及配套设施等建筑结构，同时购置相关设备，形成 3DIC 技术平台的规模产能。本项目建成达产后，将新增 4,000片/月的超高密度互联三维多芯片集成封装产能。

公司专注于集成电路先进封测产业的中段硅片加工和后段先进封装环节，是中国大陆少有的全面布局各类中段硅片加工工艺和后段先进封装技术的企业，向客户提供中段硅片制造和测试服务，以及多元化的全流程先进封测服务。

2、公司主营业务

（1）集成电路先进封装产业向更高互联密度的系统集成和高性能运算方向持续演进

集成电路是国民经济和社会发展的战略性、基础性、先导性产业，是现代化产业体系的核心枢纽，也是利用新质生产力实现经济社会高质量发展的关键保障，关系到国家安全和中国式现代化进程。集成电路芯片功能众多，但其发展主基调是通过提高芯片集成度（即单位尺寸范围内的晶体管数量），持续提升芯片的运算性能。长期以来，芯片集成度的提高主要依靠前段晶圆制造技术的进步来实现，摩尔定律即是对这一规律的经典描述。

芯片运算性能提升后，为满足数据传输带宽的要求，单颗芯片的信号输入/输出接点（I/O 接点）数量由此前的几十个、上百个快速增长到成千上万个，相临接点的间距则缩短至 100um 甚至更小，传统的毫米级引线键合封装无法满足高密度互联的需求，驱使业界采用晶圆级加工工艺制备凸块（Bump）和重布线（RDL），分别实现微米级的垂直和水平互联，满足智能手机应用处理器等高集成度芯片的配套封装需求，由于凸块和重布线制造在工序上位于前段晶圆制造和后段封装测试之间，因此，业内通常称之为中段硅片加工。

在人工智能爆发式发展之前，业内提到的先进封装通常即中段硅片加工和后段倒装封装，以及射频芯片、电源管理芯片等广泛使用的晶圆级扇入型、扇出型封装，此外还包括苹果公司在其智能手机应用处理器上采用的基于扇出型工艺的三维封装（3D Package）。

近年来，人工智能的爆发式发展产生了对芯片算力的巨大需求，尤其是 ChatGPT等多模态大模型训练所需的算力每 3 个月到 4 个月便增加一倍，远超摩尔定律下芯片运算性能每 18 个月到 24 个月提高一倍的速度，作为人工智能的核心硬件，高算力芯片在前段先进工艺晶圆制造之外，亟需创新性技术手段，实现更加快速、更具持续性的性能提升。

在上述产业发展的大背景下，先进封装环节出现了显著的技术进步和创新变革，以三维芯片集成（2.5D/3DIC）为代表的芯粒多芯片集成封装应运而生，其可以突破单芯片 1 倍光罩的尺寸限制，实现 2 倍、3 倍光罩甚至更大尺寸范围内，数百亿甚至上千亿个晶体管的异构集成。

依靠超高密度、超细线宽，实现超大尺寸范围的异构集成技术，被认为是集成电路平面工艺、铜互联、FinFET 鳍式晶体管结构后，微电子行业正在经历的第四波重大技术浪潮。对于我国而言，芯粒多芯片集成封装更是目前数字经济和人工智能发展中的核心芯片最切实可行的制造方案。但是，多芯片、超大尺寸、超高密度、超小间距、超细线宽/线距等特征，加之先进芯片和高带宽存储器（HBM）价值量极高，对先进封装环节在集成方案、技术规格、生产质量、系统支撑等方面均提出了极致要求。

（2）盛合晶微的主营业务持续顺应先进封装产业发展趋势

自业务开展之初，公司即采用前段晶圆制造环节先进的制造和管理体系，并将芯粒多芯片集成封装作为公司发展方向和目标。目前，公司已经成为中国大陆在芯粒多芯片集成封装领域起步最早、技术最先进、生产规模最大、布局最完善的企业之一，并具备在上述前沿领域追赶全球最领先企业的能力。

在中段硅片加工领域，公司是中国大陆最早开展并实现 12 英寸凸块制造（Bumping）量产的企业之一，也是第一家能够提供 14nm 先进制程 Bumping 服务的企业，填补了中国大陆高端集成电路制造产业链的空白。此后，公司相继突破多个更先进制程节点的高密度凸块加工技术，跻身国际先进节点集成电路制造产业链。根据灼识咨询的统计，截至 2024 年末，公司拥有中国大陆最大的 12 英寸 Bumping 产能规模。

在晶圆级封装领域，基于领先的中段硅片加工能力，公司快速实现了 12 英寸大尺寸晶圆级芯片封装（晶圆级扇入型封装，WLCSP）的研发及产业化，包括适用于更先进技术节点的 12 英寸 Low-K WLCSP，以及市场空间快速成长的超薄芯片 WLCSP 等。根据灼识咨询的统计，2024 年度，公司是中国大陆 12 英寸 WLCSP 收入规模排名第一的企业，市场占有率约为 31%。

在芯粒多芯片集成封装领域，公司拥有可全面对标全球最领先企业的技术平台布局，尤其对于业界最主流的基于硅通孔转接板（TSV Interposer）的 2.5D 集成（2.5D），公司是中国大陆量产最早、生产规模最大的企业之一，代表中国大陆在该技术领域的最先进水平，且与全球最领先企业不存在技术代差。根据灼识咨询的统计，2024 年度，公司是中国大陆 2.5D 收入规模排名第一的企业，市场占有率约为 85%。

此外，公司亦在持续丰富完善 3D 集成（3DIC）、三维封装（3D Package）等技术平台，以期在集成电路制造产业更加前沿的关键技术领域实现突破，为未来经营业绩创造新的增长点。公司可为高性能运算芯片、智能手机应用处理器、射频芯片、存储芯片、电源管理芯片、通信芯片、网络芯片等多类芯片提供一站式客制化的集成电路先进封测服务，应用于高性能运算、人工智能、数据中心、自动驾驶、智能手机、消费电子、5G 通信等终端领域，深度参与到我国数字化、信息化、网络化、智能化建设的进程中。

我国已明确加快发展数字经济，促进数字经济和实体经济深度融合，打造具有国际竞争力的数字产业集群，带动了数据中心、5G 通信等多个终端应用领域的发展；同时，ChatGPT 等多模态大模型和 Robotaxi 等自动驾驶的兴起也将人工智能技术由 B 端推向C 端，带来计算参数量的指数级增加，促进了算力需求的爆发式增长，高性能运算产业链迎来历史性的增长机遇。受益于此，报告期内，公司主营业务收入分别为 161,844.87万元、300,987.94 万元、468,264.30 万元和 316,792.00 万元，呈现快速增长的态势。

3、项目投资概算

本项目计划总投资额为 30.00 亿元，工程建设及其他费用 6.00亿元 设备购置费 24.00亿元。

4、项目周期和时间进度

本项目建设期为 3 年（2024 年 1 月至 2026 年 12 月）。

5、项目备案程序的履行情况

本项目建设内容已于 2023 年 11 月 13 日取得江阴高新技术产业开发区管理委员会《江苏省投资项目备案证》（备案号：澄高行审备〔2023〕138 号）。

6、项目选址及土地情况

本项目的实施单位为公司全资子盛合晶微半导体有限公司（SJ Semiconductor Corporation）盛合晶微半导体（江阴）有限公司。本项目的实施地点为江苏省江阴市东盛西路 9 号，位于盛合晶微半导体（江阴）有限公司现有厂区内，不涉及新取得土地的情况。

7、项目环境保护情况

本项目建成后，在实际生产运营过程中将会有废水、废气、固体废弃物、噪声等污染物产生，公司将严格按照有关规定以及环评批复内容加强环境管理监测及污染物处理工作，各类污染物的处理措施具体如下：

（1）废水处理措施

本项目的一般清洗废水全部回用，磨划废水经处理后大部分回用，其他废水经处理达到外协处理公司接管要求后，排入污水处理厂集中处理达标后排放。

本项目依托现有洁净厂房建设，新增的少量生活污水也是依托现有收集处理设施预处理后，与工业废水汇流纳入市政污水管网处理达标后排放。

本项目的生产废水处理系统选用成熟的化学絮凝沉淀+压滤+中和处理+局部生化+三效蒸发等方法，经过废水处理系统处理后的废水，符合《污水综合排放标准》三级标准以及江苏省半导体行业污染物排放标准（DB323747-2020）要求。

（2）废气处理措施

本项目的酸性废气主要来自于化学气相沉积、刻蚀、电镀等工艺环节，其中化学气相沉积和刻蚀废气经机台附属本地废气处理系统高温电浆预处理后，接入酸排系统；电镀废气经密封收集后直接进入酸排系统，依托现有两级碱喷淋洗涤塔处理后达标排放，排气筒高度符合法规要求。

本项目的有机废气主要来自于光刻、涂胶、显影、烘烤等工艺环节，利用现有沸石转轮+RTO 处理系统处理后达标排放，排气筒高度符合法规要求。

本项目设置离心风机用于处理一般废气，直接高于屋面排放。

（3）固体废弃物处理措施

本项目的危险废弃物分类收集后委托有资质单位处置；一般废弃物分类收集后委托专业公司处置，废弃物处置以利用为主；生活垃圾委托环卫清运。

（4）噪声处理措施

本项目配套的大部分动力设备安装在密闭的动力厂房内，四周为具有隔声功能的砌体墙；冷冻机安装弹簧减震基础；噪声源均设置在建筑物内，通过合理布局、设置减震垫、加装消声器、车间厂房隔声及距离衰减来达到减噪的目的。

本项目环境影响报告表已于2024年2月18日经江阴高新技术产业开发区管理委员会审批同意建设（澄高行审环〔2024〕4 号）。

8、未来发展规划

（1）公司战略规划

公司将持续创新，采用前段晶圆制造环节先进的制造和管理体系，并根据先进封装的生产工艺特点，不断扩展质量管控的广度和深度，提供一流的中段硅片制造和测试服务，推动先进集成电路制造产业链综合水平的提升。同时，公司还将发挥前中后段芯片制造经验的综合性优势，致力于发展先进的芯粒多芯片集成封装测试一站式服务能力，在后摩尔时代与客户紧密合作，大力投资研发、推动技术进步，满足高算力、高带宽、低功耗等全面性能提升对先进封装的综合性需求。

（2）报告期内采取的措施及实施效果

重视技术创新与工艺研发，持续加大研发投入

公司重视技术创新与工艺研发，建立了高效的研发体系，打造了一支经验丰富、勤勉专业的研发团队，形成了涵盖中段硅片加工和后段先进封装的技术平台，并正在推进3DIC 等更加前沿技术平台的研发及产业化工作。

报告期内，公司坚持技术和产品的持续创新，并不断加大研发投入力度，研发费用分别为 25,663.42 万元、38,632.36 万元、50,560.15 万元和 36,652.11 万元，呈现快速增长态势。公司将大量研发投入所形成的科研成果及核心技术通过申请专利或形成技术秘密进行保护，并建立了严格的保密制度，截至 2025 年 6 月 30 日，公司共拥有已授权专利 591 项，其中发明专利（含境外专利）229 项。

持续引进优秀的研发人才，强化对研发人员的约束激励机制

公司高度重视对行业优秀研发人才的吸引、任用、培养与保留，通过具有市场竞争力的薪酬体系、业绩激励机制、期权激励计划等持续引进并激励优秀的研发人才，同时，针对研发人员，公司也建立了较为完善的约束机制。

技术创新激励体系：公司对研发人员提供较为丰厚的薪酬待遇，通过研发成果奖励/专利奖励等鼓励全体研发人员积极进行新产品、新技术和新工艺的创新与优化，并对核心技术人员及研发团队核心成员实施期权激励，通过分享公司成长成果以进行有效激励，有效增强了研发团队的稳定性和归属感，提高了研发团队进行技术创新的积极性。

研发人员约束机制：公司建立了严格的保密制度，在劳动合同中对研发人员涉及的保密事项、保密期限、保密范围、泄密责任等进行了明确的约定，并且要求核心技术人员及研发团队核心成员签署竞业禁止协议，规定员工在离职后一定时间内不得就职于同行业公司。

基于对行业发展趋势的准确研判，持续拓展技术平台

公司的管理团队均具备集成电路制造或先进封装的研发、运营和管理经验，既对行业整体格局及公司自身定位具有全面、深刻的认识，也对行业的未来发展趋势具有前瞻性的研判能力。

在摩尔定律逐步逼近极限的情况下，通过芯粒多芯片集成封装技术持续提升芯片性能已成为行业共识，该技术的业界认可度也得到显著提升。基于对行业发展趋势的准确研判，公司自成立之初即将芯粒多芯片集成封装作为重要的发展方向和目标，并进行了针对性的长期投入。

其中，报告期内公司自主开发的芯粒多芯片集成封装技术平台已实现规模量产并持续大规模出货，前期的投入正逐步兑现为经营业绩，并为公司未来经营业绩的增长提供了坚实的保障。报告期内，公司芯粒多芯片集成封装业务收入分别为8,604.34 万元、74,484.49 万元、207,879.09 万元和 178,164.21 万元，呈现快速增长态势。

完善内部管理结构，提高管理水平

报告期内，公司不断完善内部管理结构、提高管理水平以适应公司战略发展的需求。公司按照上市公司的要求，持续完善法人治理结构，规范股东会、董事会的运作，完善公司管理层的工作制度，建立科学有效的公司决策机制。

9、主要业务经营和核心技术产业化情况

公司自主研发并形成了涵盖各主营业务的核心技术，且多项技术和产品填补了中国大陆高端集成电路制造产业链的空白，推动了中国大陆集成电路产业的综合发展。

公司实现了科技成果与产业的深度融合。公司已与境内外多家领先芯片设计企业及晶圆制造企业建立了稳定的合作关系，并成为多家全球领先的智能手机品牌商和计算机、服务器品牌商的供应链企业，上述合作关系均已转化形成持续大规模的业务收入。

根据灼识咨询的统计，截至 2024 年末，公司是中国大陆 12 英寸 Bumping 产能规模最大的企业；2024 年度，公司是中国大陆 12 英寸 WLCSP 收入规模和 2.5D 收入规模均排名第一的企业。

此报告为摘录公开部分。定制化编制政府立项审批备案、IPO募投可研、国资委备案、银行贷款、能评环评、产业基金融资、内部董事会投资决策等用途可研报告可咨询思瀚产业研究院。