近年随着人工智能、5G 通信等技术迅猛发展,对海量数据的处理需求越来越旺盛,FPGA 作为高端算力芯片也面临着新的挑战。
为了满足应用端对算力和 带宽不断增长的需求,FPGA 芯片也正加快向更高密度、更高通信带宽的方向发 展,受限于工艺制程单个裸芯片的 FPGA 芯片已无法满足应用端对高密度的追求,FPGA 正在采用 Chiplet(芯粒)的封装形式将多个裸芯片封装成一颗 FPGA芯片以提供更高密度的 FPGA 产品;同时为了满足更高的通信带宽,FPGA 用 SerDes(串行/解串接口)速率也从原来的 16Gbps 提升到 32/56Gbps 甚至更高。
在边缘端的自适应嵌入式应用场景中,除了要对大量数据进行算法处理、扮 演高速协处理器以外,还要同时执行数据采集、图形运算、控制调度等各种任务, 这类新需求在未来人工智能、高可靠等领域将非常普遍。
因此,采用 CPU+FPGA+AI、CPU+FPGA+GPU+AI、CPU+FPGA+ADC 等融合架构的 PSoC 将成为重要的发展方向。