摩尔定律面临瓶颈,先进封装大势所趋
摩尔定律指引过去五十多年全球半导体行业的发展。摩尔定律(Moore’s Law)由时任仙童半导体研发总监的戈登·摩尔于 1965 提出,半导体芯片上集成的晶体管和电阻数量将每年增加一倍。
1975 年,摩尔当时的同事,英特尔高管大卫·豪斯将摩尔定律进一步完善为:在功耗不增加的前提下,每隔 18 个月集成电路单位面积内晶体数量翻倍。过去五十多年,半导体芯片上集成的晶体管数量基本沿着摩尔定律在增加。产业界主要通过工艺制程的创新将越来越多的晶体管整合到更小的芯片上,1970 年半导体加工制程约为10μm,2022年台积电3nm 制程已经实现量产。
摩尔定律面临放缓和瓶颈。自 2008 年 45nm 节点以来,台积电只能做到每隔3年让AMD 的 CPU 内核晶体管密度翻倍,能效要每隔 3.6 年才能实现翻倍。摩尔定律主要面临以下瓶颈:
(1)芯片内单个晶体管大小逼近原子极限,硅芯片将达到物理极限(原子尺直径约为0.1nm,1nm 的晶体管沟道长度不到 10 个硅原子);
(2)漏电流,当栅极(Gate)的宽度小于5nm 时,将会产生隧道效应,电子会自行穿越通道,从而造成“0”、“1”逻辑错误;
(3)功耗和散热,单位面积的功耗会由于晶体管集成度提高而提高,温度太高影响晶体管性能;
(4)成本,5nm 制程的芯片设计需要超过 5 亿美元成本,制造成本更高。
先进封装是超越摩尔定律、提升芯片性能的关键。随着硅芯片将达到物理极限,通过缩小晶体管实现芯片性能提升成本越来越高,以芯粒异质集成为核心的先进封装技术,成为了集成电路发展的关键路径和突破口。相比传统封装,先进封装具有小型化、轻薄化、高密度、低功耗和功能融合等优点,不仅可以提升性能、拓展功能、优化形态、降低成本。目前最有代表性且已经实现大规模量产的先进封装是采用 TSMC CoWoS(Chip-on-Wafer-on-Substrate)封装形式的英伟达 GPU 芯片。
2028 年全球市场规模有望 785.5 亿美元,通信基础设施领域增长最快
2028 年全球市场规模有望 785.5 亿美元。先进封装技术的应用范围广泛,涵盖了移动设备、高性能计算、物联网等多个领域。现代智能手机中大量使用了CSP 和3D封装技术,以实现高性能、低功耗和小尺寸的目标;在高性能计算领域,2.5D 和3D 集成技术被广泛应用于处理器和存储器的封装,显著提升了计算性能和数据传输效率。
Yole 预计,全球先进封装市场规模有望从 2023 年的 468.3 亿美元增长到 2028 年的 785.5 亿美元。先进封装占封装市场比例预计由 2022 年的 46.6%提升至 2028 年的 54.8%。
下游手机消费市场占比最大,通信基础设施领域增长最快。Yole 预计,未来手机消费领域仍是先进封装最大的市场,2028 年预计占比 61%,不过相较2022 年的70%有所下降。通信基础设施领域和汽车领域占比有所提升,2028 年预计分别达到27%和9%。从增速看,通信基础设施是先进封装增长最快的领域,2022-2028 年预计实现17%的复合增长。
算力时代,先进封装有望迎来加速发展
生成式 AI 热潮持续带动全球 AI 服务器出货成长。各大云端服务商正竞相布局大型语言模型(LLM)和生成式 AI 应用,如 Open AI 的 ChatGPT、Google 推出Gemini、Amazon在训练新的 LLM,以及国内各大厂商的大模型。
LLM 和生成式AI 应用的大发展带动了全球AI服务器的需求,MIC 预估,2024 年全球 AI 服务器出货量为194.2 万台,且将一路成长至2027 年 320.6 万台,2022-2027 年间年复合成长率(CAGR)为24.7%,其中包含价格昂贵并采用高端 GPU 的 AI 训练服务器,以及采用中低端 GPU、FPGA、ASIC 的AI 推理服务器。
算力时代,先进封装有望迎来加速发展。先进封装可以突破带宽瓶颈,提升芯片性能。存储器的“存储墙”限制了计算芯片性能的发挥,GDDR5 的带宽极限为32GB/s。由逻辑芯片和多层 DRAM 堆叠而成的 HBM 技术可以突破带宽瓶颈,HBM1 和HBM2 的带宽分别为128GB/s 和 256GB/s,HBM3 可突破 1.075TB/s。
通过先进封装,如台积电CoWoS技术,将HBM 和处理器集成,可以显著提升芯片性能。英伟达从 2020 年开始采用台积电CoWoS技术封装其 A100 GPU 系列产品。随着 AI 及 HPC 等高算力芯片对先进封装技术的需求日益提升,先进封装行业有望迎来加速发展。
更多行业研究分析请参考思瀚产业研究院官网,同时思瀚产业研究院亦提供行研报告、可研报告、产业规划、园区规划、商业计划、专项调研、建筑设计、境外投资报告等相关咨询服务方案。